3月2日，ASE、AMD、arm、谷歌云、英特尔、梅塔（Facebook）、微软、高通、三星和台积电联合宣布成立行业联盟，共同创建小芯片互连标准，推广开放生态，并制定标准规范“ucie”。

ucie标准的全称是“通用芯片互连快车”（通用小型芯片互连通道)，在芯片封装级别建立统一的互连标准。

Ucie1.0标准定义了芯片间I/O物理层、芯片间协议、软件栈等，并使用了两种成熟的高速互连标准PCIe和CXL。

该标准最初由英特尔提出并制定，然后开放给业界共同制定。

Ucie标准对整个行业开放。相关白皮书已下载，也可联系ucie联盟获取规范。

随着工业和技术的变化，传统的单工艺和单芯片的难度和成本越来越高，迫切需要改变。

数据显示，10nm芯片的设计成本为1.744亿美元，7Nm芯片飙升至2.978亿美元，5nm芯片高达5.422亿美元。就连行业巨头也在苦苦挣扎。

因此，芯片巨头在推广先进技术的同时，也在全面开发新的封装技术，通过2D、2.5D、3D等方式，将多个不同工艺和功能的小芯片集成在一起，以更灵活地制造大芯片。

AMD目前的瑞龙和小龙处理器，以及英特尔未来的core和Xeon处理器都是典型的小型芯片。

英特尔PonteVecchio计算加速卡的集成度更高。在4844平方毫米的空间内封装了多达63个小芯片单元。采用五种不同的制造工艺，晶体管总数超过1000个。

当然，在过去，小芯片封装是由不同的制造商进行的，并且新的ucie标准规范使不同制造商的小型芯片能够相互通信，并允许不同制造商、流程、架构和功能的芯片混合和匹配。将x86、arm和risc-v集成在一起并非不可能。

事实上，就在几天前，英特尔明确提出要推广开放式小芯片平台，并在包括但不限于x86、arm、risc-v等多种指令集上构建模块化产品。

显然，英特尔是在谈论ucie联盟。

© 本文系原创，著作权归：芦虎导航官网。如需转载，请署名并注明出处：https://www.luhu.co/article/000000000016180.shtml